Docket No.: 60188-803 PATENT

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of : Customer Number: 20277

Shiro DOSHO, et al. : Confirmation Number:

Serial No.: : Group Art Unit:

Filed: March 15, 2004 : Examiner: Unknown

For: LOW-PASS FILTER AND FEEDBACK SYSTEM

CLAIM OF PRIORITY AND TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Mail Stop CPD Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

In accordance with the provisions of 35 U.S.C. 119, Applicants hereby claim the priority of:

Japanese Patent Application No. 2003-185573, filed June 27, 2003

cited in the Declaration of the present application. A certified copy is submitted herewith.

Respectfully submitted,

MCDERMOTT, WILL & EMERY

Michael E. Fogarty Registration No. 36,139

600 13th Street, N.W. Washington, DC 20005-3096 (202) 756-8000 MEF:tlb Facsimile: (202) 756-8087

Date: March 15, 2004

60188-803 Morch 15,2004 DOSHQ et 21.

日本国特許庁 JAPAN PATENT OFFICE

McDermott, Will & Emery

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年 6月27日

出 願 番 号 Application Number:

特願2003-185573

[ST. 10/C]:

Applicant(s):

[JP2003-185573]

出 願 人

松下電器産業株式会社

12.1

2003年11月11日

特計庁長官 Commissioner, Japan Patent Office





【書類名】

特許願

【整理番号】

2037650009

【提出日】

平成15年 6月27日

【あて先】

特許庁長官 殿

【国際特許分類】

H03L 7/093

H03L 7/08

【発明者】

【住所又は居所】

大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】

道正 志郎

【発明者】

【住所又は居所】

大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】

森江 隆史

【発明者】

【住所又は居所】

大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】

曽川 和昭

【特許出願人】

【識別番号】

000005821

【氏名又は名称】 松下電器産業株式会社

【代理人】

【識別番号】

100077931

【弁理士】

【氏名又は名称】

前田 弘

【選任した代理人】

【識別番号】

100094134

【弁理士】

【氏名又は名称】 小山 廣毅

ン 【選任した代理人】

【識別番号】 100110939

【弁理士】

【氏名又は名称】 竹内 宏

【選任した代理人】

【識別番号】 100113262

【弁理士】

【氏名又は名称】 竹内 祐二

【選任した代理人】

【識別番号】 100115059

【弁理士】

【氏名又は名称】 今江 克実

【選任した代理人】

【識別番号】 100117710

【弁理士】

【氏名又は名称】 原田 智雄

【手数料の表示】

【予納台帳番号】 014409

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 0217869

【プルーフの要否】 要



【発明の名称】 低域ろ波回路およびフィードバックシステム

【特許請求の範囲】

【請求項1】 第1の容量素子を有する第1の素子ブロックと、

抵抗素子および当該抵抗素子に直列に接続された電源を有し、一端に前記第1 の素子ブロックの一端が接続され、他端に基準電圧が与えられた第2の素子ブロックと、

第2の容量素子を有し、前記第2の素子ブロックに並列に接続された第3の素子ブロックと、

前記第1の素子ブロックの他端に接続され、第1の電流を受ける第1の入力端と、

前記第1から第3の素子ブロックの接続箇所に接続され、前記第1の電流の同 方向所定倍に相当する第2の電流を受ける第2の入力端とを備え、

前記第1の素子ブロックの一端に生じた電圧を出力することを特徴とする低域ろ波回路。

【請求項2】 第1の容量素子を有し、一端に第1の電圧が与えられた第1の素子ブロックと、

前記第1の素子ブロックの他端に生じた電圧を入力とする電圧バッファ回路、 および当該電圧バッファ回路の出力側に直列に接続された抵抗素子を有し、一端 に前記第1の素子ブロックの他端が接続された第2の素子ブロックと、


第2の容量素子を有し、一端に前記第2の素子ブロックの他端が接続され、他端に第2の電圧が与えられた第3の素子ブロックと、

前記第1の素子ブロックの他端に接続され、第1の電流を受ける第1の入力端と、

前記第2および第3の素子ブロックの接続箇所に接続され、前記第1の電流の 所定倍に相当する第2の電流を入力する第2の入力端とを備え、

前記第2および第3の素子ブロックの接続箇所に生じた電圧を出力する ことを特徴とする低域ろ波回路。

【請求項3】 第1の容量素子を有し、一端に第1の電圧が与えられた第1



抵抗素子および当該抵抗素子に直列に接続された電源を有し、一端に第2の電 圧が与えられた第2の素子ブロックと、

第2の容量素子を有し、前記第2の素子ブロックに並列に接続された第3の素子ブロックと、

前記第1の素子ブロックの他端に生じた電圧を電流に変換する第1の電圧電流 変換回路と、

前記第2の素子ブロックの他端に生じた電圧を電流に変換する第2の電圧電流 変換回路と、

前記第1の素子ブロックの他端に接続され、第1の電流を受ける第1の入力端と、

前記第2および第3の素子ブロックの接続箇所に接続され、前記第1の電流の 所定倍に相当する第2の電流を受ける第2の入力端とを備え、

前記第1および第2の電圧電流変換回路によってそれぞれ変換された電流の合計を出力する

ことを特徴とする低域ろ波回路。

【請求項4】 請求項1または3に記載の低域ろ波回路において、

前記第2の素子ブロックにおける前記抵抗素子は、前記電源の内部抵抗である ことを特徴とする低域ろ波回路。

【請求項5】 請求項2に記載の低域ろ波回路において、

前記第2の素子ブロックにおける前記抵抗素子は、前記電圧バッファ回路の内 部抵抗である

ことを特徴とする低域ろ波回路。

【請求項6】 請求項1から3までのいずれか一つに記載の低域ろ波回路において、

前記第2の素子ブロックにおける前記抵抗素子は、スイッチトキャパシタ回路 である

ことを特徴とする低域ろ波回路。

【請求項7】 請求項2または3に記載の低域ろ波回路において、

前記第1および第2の容量素子は、いずれもMOS容量である ことを特徴とする低域ろ波回路。

【請求項8】 入力クロックに基づいて生成した出力クロックを帰還させ、 この出力クロックを所定の特定にするフィードバックシステムであって、

請求項1から3までのいずれか一つに記載の低域ろ波回路で構成されたループフィルタと、

前記入力クロックと帰還されたクロックとの位相差に基づいて、前記ループフィルタが入力する前記第1および第2の電流を生成するチャージポンプ回路と、前記ループフィルタからの出力信号に基づいて、前記出力クロックを生成する出力クロック生成手段とを備えた

ことを特徴とするフィードバックシステム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、低域ろ波回路に関するものであり、特に、位相同期回路や遅延ロックループ回路などのフィードバックシステムにおけるループフィルタとしての使用に好適な低域ろ波回路の技術に属する。

[0002]

【従来の技術】

フィードバックシステム、特に、位相同期回路(以下、「PLL」と称する)は、今や、半導体集積回路システムにおける必須の構成要素となっており、ほとんどすべてのLSIに搭載されている。また、その応用範囲は、通信機器を始め、マイクロプロセッサ、ICカードなど、さまざまな分野にわたっている。

[0003]

図14は、一般的なチャージポンプ型PLLの構成を示す。同図を参照しながら、PLLの概要を説明する。位相比較器10は、PLLに与えられる入力クロックCKinと帰還クロックCKdivとの位相差を比較し、この位相差に応じたアップ信号UPおよびダウン信号DNを出力する。チャージポンプ回路20は、アップ信号UPおよびダウン信号DNに基づいて、電流Ipを出力(吐き出し

または吸い込み)する。ループフィルタ30は、電流Ipを平滑化し、電圧Voutとして出力する。電圧制御発振器40は、電圧Voutに基づいて、PLLの出力クロックCKoutの周波数を変化させる。分周器50は、出力クロックCKoutをN分周し、帰還クロックCKdivとして位相比較器10にフィードバックする。以上の動作の繰り返すうちに、出力クロックCKoutは次第に所定の周波数に収束し、ロックされる。

[0004]

上記のPLLの構成要素のうち、ループフィルタ30は特に重要な要素である。ループフィルタ30のフィルタ特性によって、PLLの応答特性が決定されると言ってよい。

[0005]

図15は、一般的な能動型ループフィルタを示す。このうち(a)は受動フィルタであり、(b)は能動フィルタである。両者は互いに等価変換が可能であり、その伝達特性は等しい。同図からわかるように、ループフィルタ30は、受動タイプおよび能動タイプの別を問わず、実質的には、抵抗素子と容量素子と組み合わせによる低域ろ波回路である。

[0006]

ところで、PLLの制御理論によると、PLLの応答帯域幅は、最大でも入力 クロックの10分の1程度の周波数にすることが好ましいとされている。この理 論に従うと、比較的低い周波数の基準クロックを入力とするPLLでは、ループ フィルタのカットオフ周波数を低くして、応答帯域幅を狭くする必要がある。し たがって、従来のPLLにおけるループフィルタは、比較的大きな時定数、すな わちCR積を有している。大きなCR積を実現するには、容量素子を大きくする のが一般的である。

[0007]

しかし、容量素子を大きくすることは回路規模増大の要因となる。これは、特に、多数のPLLを備えた半導体集積回路、たとえば、マイクロプロセッサなどでは深刻な問題となる。また、特に、ICカードでは、信頼性の観点から、カードの厚さ以上の部品を実装することは避けなければならず、大型の容量素子の外

付けといった対策を講じることは実質不可能である。そこで、ループフィルタの 容量素子を小さくするために、従来、次のような手段が講じられている。

[0008]

第1の例は、通常は直列接続されている容量素子および抵抗素子を分離してループフィルタを構成し、これら素子に個別の電流を与え、それぞれに生じた電圧を加算回路で加算して出力するというものである(たとえば、特許文献1参照)。これによると、容量素子に与える電流を抵抗素子に与える電流よりも小さくすることにより、従来と同等のフィルタ特性を維持しつつ、相対的に容量素子の小型化が可能となる。

[0009]

第2の例は、本願の筆頭発明者による特許出願(特願2003—121647号、以下、「先願」と称する)に開示されたループフィルタである。図16は、先願に開示されたループフィルタの一例を示す。このループフィルタは、電流Ipを所定比に内分した2系統の電流を入力する。具体的には、ループフィルタは、入力端IN1およびIN2からそれぞれ電流Ip/10および9Ip/10を入力する。そして、容量素子31および抵抗素子32間に生じた電圧を出力する。これにより、図15(a)に示した受動フィルタと等価の伝達特性を確保しつつ、容量素子31の大幅な縮小が可能となる。

[0010]

【特許文献1】

特許第2778421号公報(第3頁、第1図)

$[0\ 0\ 1\ 1]$

【発明が解決しようとする課題】

しかし、上記第1の例では、受動タイプのループフィルタを構成する場合であっても加算回路が必要となるため、その分、回路面積が増大し、回路の複雑度も増すという問題がある。一方、上記第2の例では、加算回路を必要としないため回路面積および回路複雑度の増大といった問題は生じないが、入力端IN2の電位が接地電位に極めて近くなることに起因してさまざまな問題が生じるおそれがある。

[0012]

まず、入力端 I N 2 の電位が接地電位に近くなってしまうと、入力端 I N 2 への電流の供給/停止を制御する M O S トランジスタ (図示せず) が安定して動作できなくなる。このため、入力端 I N 2 に正確に定電流を与えることができなくなり、低域ろ波回路の動作が不安定になるおそれがある。

[0013]

また、入力端IN2の電位が接地電位に近くなることによって、容量素子33の両端に印加される電圧が極めて小さくなってしまい、容量素子33にMOS容量を用いることが困難となる。MOS容量は、閾値電圧以上の電圧が印加されないと容量値が低下し、容量として機能しなくなるおそれがある。

$[0\ 0\ 1\ 4]$

今日、PLLはデジタル回路に多く用いられているが、デジタル回路の製造プロセスには容量プロセスが含まれていないことが多い。このため、容量素子の外付けができないという制約の下では、PLLのループフィルタにおける容量素子は、MOS容量を用いて構成することとなる。しかし、上述したように、先願に開示されたループフィルタの場合、容量素子33にMOS容量を用いることが困難である。このため、たとえば、配線間容量などを用いて容量素子33を構成することとなり、これは回路面積の増大要因となる。

[0015]

上記問題に鑑み、本発明は、低域ろ波回路について、従来と同等のフィルタ特性を保ちつつ、容量素子の小型化を図り、安定的に動作可能にすることを課題とする。さらに、そのような低域ろ波回路を、MOS容量を用いて構成することを課題とする。また、本発明は、そのような低域ろ波回路をループフィルタとして備えたフィードバックシステムの提供を課題とする。

[0016]

【課題を解決するための手段】

上記課題を解決するために本発明が講じた第1の手段は、低域ろ波回路として、第1の容量素子を有する第1の素子ブロックと、抵抗素子および当該抵抗素子に直列に接続された電源を有し、一端に前記第1の素子ブロックの一端が接続さ

れ、他端に基準電圧が与えられた第2の素子ブロックと、第2の容量素子を有し、前記第2の素子ブロックに並列に接続された第3の素子ブロックと、前記第1の素子ブロックの他端に接続され、第1の電流を受ける第1の入力端と、前記第1から第3の素子ブロックの接続箇所に接続され、前記第1の電流の同方向所定倍に相当する第2の電流を受ける第2の入力端とを備え、前記第1の素子ブロックの一端に生じた電圧を出力するものとする。

[0017]

これによると、第1の素子ブロックに流れる電流を、第2および第3の素子ブロックに流れる電流よりも小さくすることができる。すなわち、第1の素子ブロックに流れる電流に、第2の入力端が受ける第2の電流が合流して、第2および第3の素子ブロックを流れることになる。したがって、第2の素子ブロックにおける容量素子のみを相対的に小さくすることができる。さらに、第2の素子ブロックに電源を設けることによって、第2の入力端には必ずこの電源電圧以上の電圧が掛かる。したがって、第2の入力端への電流の供給/停止を制御するMOSトランジスタが安定して動作可能となり、第2の入力端に正確に定電流を与えることができ、また、第2の容量素子の両端に印加される電圧が確保され、MOS容量を用い易くなる。

$[0\ 0\ 1\ 8]$

また、本発明が講じた第2の手段は、低域ろ波回路として、第1の容量素子を有し、一端に第1の電圧が与えられた第1の素子ブロックと、前記第1の素子ブロックの他端に生じた電圧を入力とする電圧バッファ回路、および当該電圧バッファ回路の出力側に直列に接続された抵抗素子を有し、一端に前記第1の素子ブロックの他端が接続された第2の素子ブロックと、第2の容量素子を有し、前記第2の素子ブロックに並列に接続された第3の素子ブロックと、前記第1の素子ブロックの他端に接続され、第1の電流を受ける第1の入力端と、前記第2および第3の素子ブロックの接続箇所に接続され、前記第1の電流の所定倍に相当する第2の電流を入力する第2の入力端とを備え、前記第2および第3の素子ブロックの接続箇所に生じた電圧を出力するものとする。

[0019]

これによると、第1の素子ブロックと、第2および第3の素子ブロックとの直列接続を回避しつつ、第1および第2の素子ブロックのそれぞれに生じた電圧の合計を出力することができる。しかも、電圧を合計するための加算回路を必要としない。すなわち、第1および第2の入力端の電圧を比較的大きく保つことができ、第1および第2の入力端にそれぞれ安定的に第1および第2の電流を受けることができる。さらに、第1および第3の素子ブロックに印加される電圧が確保されるため、第1および第2の容量素子にMOS容量を用い易くなる。

[0020]

また、本発明が講じた第3の手段は、低域ろ波回路として、第1の容量素子を有し、一端に第1の電圧が与えられた第1の素子ブロックと、抵抗素子および当該抵抗素子に直列に接続された電源を有し、一端に第2の電圧が与えられた第2の素子ブロックと、第2の容量素子を有し、一端に前記第2の素子ブロックの他端が接続され、他端に前記第2の電圧が与えられた第3の素子ブロックの他端が接続され、他端に前記第2の電圧が与えられた第3の素子ブロックと、前記第1の素子ブロックの他端に生じた電圧を電流に変換する第1の電圧電流変換回路と、前記第1の素子ブロックの他端に接続され、第1の電流を受ける第1の入力端と、前記第2および第3の素子ブロックの接続箇所に接続され、前記第1の電流の所定倍に相当する第2の電流を受ける第2の入力端とを備え、前記第1および第2の電圧電流変換回路によってそれぞれ変換された電流の合計を出力するものとする。

[0021]

これによると、第1の素子ブロックと、第2および第3の素子ブロックとの直列接続が回避しつつ、第1および第2の素子ブロックのそれぞれに生じた電圧に応じた電流の合計を出力することができる。したがって、加算回路は不要である。すなわち、第1および第2の入力端の電圧を比較的大きく保つことができ、第1および第2の入力端にそれぞれ安定的に第1および第2の電流を受けることができる。さらに、第1および第3の素子ブロックに印加される電圧が確保されるため、第1および第2の容量素子にMOS容量を用い易くなる。

[0022]

前記第2の素子ブロックにおける前記抵抗素子は、前記電源の内部抵抗であることが好ましい。あるいは、前記第2の素子ブロックにおける前記抵抗素子は、前記電圧バッファ回路の内部抵抗であることが好ましい。

[0023]

また、前記第2の素子ブロックにおける前記抵抗素子は、スイッチトキャパシ タ回路であることが好ましい。

[0024]

また、上記第2および第3の手段に係る低域ろ波回路において、前記第1および第2の容量素子は、いずれもMOS容量であることが好ましい。

[0025]

そして、本発明が講じた手段は、入力クロックに基づいて生成した出力クロックを帰還させ、この出力クロックを所定の特定にするフィードバックシステムとして、上記の低域ろ波回路で構成されたループフィルタと、前記入力クロックと帰還されたクロックとの位相差に基づいて、前記ループフィルタが入力する前記第1および第2の電流を生成するチャージポンプ回路と、前記ループフィルタからの出力信号に基づいて、前記出力クロックを生成する出力クロック生成手段とを備えたものとする。

[0026]

これにより、従来と同等のループ特性を保ちつつ、より小型のフィードバックループを実現することができる。

[0027]

【発明の実施の形態】

以下、本発明の実施の形態について、図面を参照しながら説明する。

[0028]

(第1の実施形態)

図1は、本発明の第1の実施形態に係るフィードバックシステムの構成を示す。本実施形態に係るフィードバックシステムは、位相比較器10と、チャージポンプ回路20Aと、ループフィルタ30Aと、出力クロック生成手段としての電

圧制御発信器40と、分周器50とを備えたPLLである。このうち、位相比較器10、電圧制御発信器40および分周器50については既に説明したとおりである。以下、チャージポンプ回路20Aおよびループフィルタ30Aについて詳細に説明する。

[0029]

チャージポンプ回路 2 0 A は、電流 α I α

[0030]

ループフィルタ30Aは、チャージポンプ回路20Aから出入される電流 α I pおよび $(1-\alpha)$ I pをそれぞれ入力端IN1およびIN2に入力する。ループフィルタ30Aにおいて、入力端IN1と入力端IN2との間には、第1の素子ブロックとしての容量素子31が設けられている。また、入力端IN2と基準電圧との間には、第2の素子ブロックとしての、直列接続された抵抗素子32および電源34と、これに並列に接続された第3の素子ブロックとしての容量素子32が設けられている。そして、ループフィルタ30Aは、入力端IN1の電圧Vout、すなわち、容量素子31の一端に生じた電圧を出力する。

$[0\ 0\ 3\ 1]$

電圧は、入力端 I N 2 を設けずに、容量素子 3 1 も小型化しない場合において、 入力端 I N 1 に電流 I p を与えたときに生じる電圧と何ら変わることがない。

[0032]

ここで、一般的な受動フィルタから本実施形態に係るループフィルタへの変換方法について図2を参照しながら説明する。図2(a)に示した受動フィルタは、図15(a)に示した受動フィルタに他ならない。この受動フィルタにおいて、容量素子31の容量値を C_x 、抵抗素子32の抵抗値を R_x 、および容量素子33の容量値を C_{3x} とするとき、次の変換式(1)~(3)、

【数1】

$$C = C_{3X} + C_{X} \qquad \cdots (1)$$

$$C_{3} = (C_{3X} + C_{X}) \frac{C_{3X}}{C_{X}} \cdots (2)$$

$$R = \frac{R_{X}C_{X}^{2}}{(C_{3X} + C_{X})^{2}} \cdots (3)$$

に従って各素子値を変換することにより、図2(b)に示した受動フィルタを得る。そして、この受動フィルタにおいて、入力端 I N 1 とグランドとを入れ換えるとともに、容量素子3 1 と抵抗素子3 2 との間に入力端 I N 2 を設けて、入力端 I N 1 および I N 2 にそれぞれ電流 I p / 1 0 および 9 I p / 1 0 を与えるようにする。これにより、図2(c)に示した、容量素子3 1 が従来の1 / 1 0 倍に縮小された受動フィルタ、すなわち、本実施形態に係るループフィルタ3 0 A を得る。

[0033]

図1に戻り、本実施形態に係るループフィルタ30Aでは、抵抗素子32に直列に、電圧Vthの電源34が接続されている。電圧Vthは、MOSトランジスタの閾値電圧である。つまり、入力端IN2の電圧は、必ず、制御スイッチSW2を構成するMOSトランジスタの閾値電圧以上となるため、チャージポンプ回路20Aは入力IN2に安定的に定電流 α Ipを供給することができる。また、容量素子33の両端には、必ず、電圧Vth以上が印加されるため、MOS容

量の容量値が増大し、容量素子33は容量として安定して機能するようになる。

[0034]

図3は、電源34の具体的な回路構成を示す。電源34は、ダイオード接続されたNMOSトランジスタ341、およびこれにバイアス電流 I_{bias} を与える電流源342からなる。NMOSトランジスタ341に代えて抵抗素子を用いてもよいし、他の抵抗性インピーダンス素子を用いてもよい。ただし、電源34の内部抵抗値、すなわち、NMOSトランジスタ341の抵抗値 R_N と、図3に示した抵抗素子32の抵抗値 R_r との合成抵抗値が、図2(c)に示した抵抗素子32の抵抗値Rになるようにする。したがって、NMOSトランジスタ341の抵抗値をRに設定することで、抵抗素子32を省略することができる。

[0035]

一方、抵抗素子32は、スイッチトキャパシタ回路で構成してもよい。図4(a)は、図2(c)に示した抵抗素子32をスイッチトキャパシタ回路(SCF回路)で構成したときの低域ろ波回路を示す。スイッチトキャパシタ回路は、容量をサンプリングして電荷転送を行う回路であり、抵抗と等価な働きをすることはよく知られている。図4(b)は、スイッチトキャパシタ回路32′の構成例を示す。スイッチトキャパシタ回路32′における各スイッチは、クロックCKおよびその反転であるクロック/CKに応じて開閉動作をする。スイッチトキャパシタ回路32′における容量値をCとし、クロックCKの周波数、すなわち、サンプリング周波数をfとすると、スイッチトキャパシタ回路32′は、抵抗値1/(2Cf)の抵抗として機能する。なお、クロックCKとして、たとえば、本実施形態に係るPLLの入力クロックCKinあるいは出力クロックCKoutを用いることができる。

[0036]

以上、本実施形態によると、2系統の電流を受けるようにして容量素子31の小型化を実現したループフィルタ30Aにおいて、チャージポンプ回路20Aにおける制御スイッチSW2が動作可能な程度に入力端IN2の電圧が確保される。これにより、ループフィルタ30Aに正確に定電流が出入され、安定した正確なフィルタリング動作が実現される。また、容量素子33の両端の電圧が確保さ

れるため、容量素子33をMOS容量にすることができる。さらに、入力端IN 1に与えられる電流値を絞ることによって、容量素子31をより一層小型化する ことができる。

[0037]

なお、上記説明では、電源34の電圧VthはMOSトランジスタの閾値電圧 であるとしたが、本発明はこれに限定されるものではない。電圧Vthは、チャージポンプ回路20Aの定電流性が保証される程度であればよい。

[0038]

また、電源34と抵抗素子32との接続順序を入れ換えてもよい。すなわち、電源34の正極を入力端IN2および容量素子33に接続し、抵抗素子32の一端に接地電位を与えるようにしてもよい。

[0039]

(第2の実施形態)

第1の実施形態に係るループフィルタ30Aでは、容量素子31と容量素子33とは直列に接続されているため、入力端IN1の電圧が分圧されて、容量素子31および33のそれぞれに掛かる。したがって、電源34の電圧Vthを上げすぎると、逆に、容量素子31の両端に印加される電圧が相対的に低くなってしまう。そして、この電圧がMOSトランジスタの閾値電圧を下回ってしまうと、容量素子31にMOS容量を用いることが困難となる。そこで、容量素子31と容量素子33と並列に接続して、従来と同等のフィルタ特性を示すループフィルタを実現することを考える。

$[0\ 0\ 4\ 0\]$

図5は、本発明の第2の実施形態に係るループフィルタの構成を示す。本実施 形態に係るループフィルタ30Bは、第1の容量素子ブロックとしての容量素子 31と、第2の素子ブロックとしての、直列に接続された抵抗素子32および電 圧バッファ回路35と、第3の素子ブロックとしての容量素子33とを備えてい る。容量素子31の一端には第1の電圧としての接地電位が与えられ、他端には 入力端IN1および電圧バッファ回路35の入力側が接続されている。電圧バッ ファ回路35の出力側は抵抗素子32に接続されている。容量素子33の一端に は入力端 I N 2 および抵抗素子 3 2 が接続され、他端には第 2 の電圧としての接地電位が与えられている。そして、ループフィルタ 3 0 B は、抵抗素子 3 2 と容量素子 3 3 との接続箇所に生じた電圧 V o u t を出力する。すなわち、ループフィルタ 3 0 B は、実質的に、容量素子 3 1 に生じた電圧と容量素子 3 3 に生じた電圧との合計電圧を出力する。なお、容量素子 3 1 および 3 3 は、いずれも N M O S トランジスタで構成された M O S 容量である。

[0041]

ループフィルタ30Bは、図1に示したPLLにおいて、ループフィルタ30Aと置き換えて用いることができる。この場合、ループフィルタ30Bは、チャージポンプ回路20Aから入力端IN1およびIN2に、たとえば、電流Ip/10および電流Ipを入力し、抵抗素子32と容量素子33との接続箇所に生じた電圧Voutを電圧制御発信器40に出力する。すなわち、容量素子31に相対的に小さな電流を与えるようにすることによって、容量素子31の容量値の小型化が可能となっている。

[0042]

次に、本実施形態に係るループフィルタ30Bが、一般的な受動フィルタと等価な伝達特性を示すことを説明する。いま、図2(a)に示した受動フィルタにおいて、入力電流をIpxとし、抵抗素子32と容量素子33との接続箇所からの出力電圧をVoutとすると、当該受動フィルタの伝達関数は次式(4)のようになる。

【数2】

$$Vout/I_{PX} = \frac{\left(1+\frac{C_{3X}}{C_{X}}\right)\left(sC_{X}R_{X}+1\right)}{sC_{X}\left(\frac{sR_{X}C_{3X}C_{X}}{C_{3X}+C_{X}}+1\right)} \cdots (4)$$

一方、ループフィルタ30Bの伝達関数は次式(5)のようになる。

【数3】

$$Vout/I_{p} = \frac{sCR+1}{sC(sC_{3}R+1)} \cdots (5)$$

ここで、次の変換式(6)~(9)、

【数4】

$$R=R_{\chi} \qquad \cdots (6)$$

$$C=C_{\chi} \qquad \cdots (7)$$

$$C_{3}=\frac{C_{3\chi}C_{\chi}}{C_{3\chi}+C_{\chi}} \qquad \cdots (8)$$

$$I_{P}=\left(1+\frac{C_{3\chi}}{C_{\chi}}\right)I_{P\chi} \qquad \cdots (9)$$

に従って各素子値を変換することにより、式(4)と式(5)とは等価になる。

[0043]

図6は、電圧バッファ回路35の具体的な回路構成を示す。電圧バッファ回路35Aは、PMOSトランジスタ351および352から構成されたカレントミラー回路353の入力側電流を生成するNMOSトランジスタ354と、カレントミラー回路353の出力電流を受ける、ダイオード接続されたNMOSトランジスタ355とを備えている。電圧バッファ回路35Aは、NMOSトランジスタ355に生じた電圧を出力する。ここで、NMOSトランジスタ355に生じた電圧を出力する。ここで、NMOSトランジスタ351および352のトランスコンダクタンス(値は任意)を等しくし、PMOSトランジスタ351および352のトランスコンダクタンス(値は任意)を等しくし、PMOSトランジスタ351および352のトランスコンダクタンス(値は任意)を等しくし、PMOSトランジスタ351および352のトランスコンダクタンス(値は任意)を等しくすることで、交流的な電圧ゲインがほぼ"1"となる。すなわち、電圧バッファ回路35Aは、電圧バッファとして機能する。

[0044]

なお、NMOSトランジスタ355に代えて抵抗素子を用いてもよいし、他の 抵抗性インピーダンス素子を用いてもよい。ただし、電圧バッファ回路35Aの 内部抵抗値、すなわち、NMOSトランジスタ355の抵抗値R_Nと、図6に示 した抵抗素子32の抵抗値 R_r との合成抵抗値が、図5に示した抵抗素子32の抵抗値Rになるようにする。したがって、NMOSトランジスタ355の抵抗値をRに設定することで、抵抗素子32を省略することができる。

[0045]

ループフィルタ30Bが図6に示した構成をしている場合、電圧Voutを入力する電圧制御発振器40において、NMOSトランジスタ41が電圧制御発振器40内のバイアス電流を生成する。このバイアス電流を生成するトランジスタとしてPMOSを用いる場合、ループフィルタ30Bの構成は次のようになる。

[0046]

図7は、電圧バッファ回路35の別の具体的な回路構成を示す。図7に示した電圧バッファ回路35Bは、図6に示した電圧バッファ回路35AからPMOSトランジスタ352およびNMOSトランジスタ355を省略した構成をしている。電圧バッファ回路35Bは、NMOSトランジスタ354のゲート電極に、容量素子31に生じた電圧を受け、PMOSトランジスタ351に生じた電圧を出力する。ここで、電圧バッファ回路35Bの交流的な電圧ゲインがほぼ"1"となるように、PMOSトランジスタ351およびNMOSトランジスタ354のトランスコンダクタンスを設定することにより、電圧バッファ回路35Aは、電圧バッファとして機能する。

[0047]

図7に示した構成では、容量素子33はPMOSトランジスタで構成され、第2の電圧としての電源電圧に接続される。また、入力端IN2に与えられる電流Ipは、入力端IN1に与えられる電流Ip/10とは逆向きになる。そして、電圧Voutを入力する電圧制御発振器40において、PMOSトランジスタ42が電圧制御発振器40内のバイアス電流を生成する。

[0048]

図8は、図7に示したループフィルタ30B用のチャージポンプ回路を示す。 チャージポンプ回路20Bは、電流源21、22、23および24を備えている が、このうち、電流源21および23は、電流 Ip を供給する従来の電流源を、 供給電流が α : $(1-\alpha)$ となるように分割したに過ぎない。電流源22および 24についても同様である。そして、信号UPが与えられると、制御スイッチSW1、SW3およびSW5が導通し、電流源21および23が供給する電流の合成である電流 Ipが吐き出されるとともに、電流 α Ipが吸い込まれる。一方、信号DNが与えられると、制御スイッチSW2、SW4およびSW6が導通し、電流源22および24が供給する電流の合成である電流 Ipが吸い込まれるとともに、電流 α Ipが吐き出される。

[0049]

ところで、図7に示したループフィルタ30Bの伝達関数は次式(10)のようになる。

【数5】

Vout/
$$I_p = \frac{R_p \{sCR_N (1 + \frac{R_r}{R_p}) + 1\}}{sCR_N \{sC_3 (R_p + R_r) + 1\}} \cdots (10)$$

ここで、次の変換式(11)および(12)、

【数6】

$$R_{p}=R_{N} \qquad \cdots (11)$$

$$R=R_{p}+R_{r} \qquad \cdots (12)$$

に従って各素子値を変換することにより、式(10)と式(5)とは等価になる。したがって、式(10)と式(4)とは等価になる。

[0050]

なお、PMOSトランジスタ341に代えて抵抗素子を用いてもよいし、他の抵抗性インピーダンス素子を用いてもよい。ただし、電圧バッファ回路35Aの内部抵抗値、すなわち、PMOSトランジスタ351の抵抗値 R_P と、図6に示した抵抗素子32の抵抗値 R_r との合成抵抗値が、図5に示した抵抗素子32の抵抗値 R_r との合成抵抗値が、図5に示した抵抗素子32の抵抗値 R_r との合成抵抗値が、図5に示した抵抗素子32を省略することができる。

[0051]

以上、本実施形態によると、容量素子31と容量素子33とが並列に接続され

るため、これらに十分に大きな電圧を印加し易くなる。したがって、容量素子3 1および33にMOS容量を用い易くなる。さらに、入力端IN1に与えられる 電流値を絞ることによって、容量素子31をより一層小型化することができる。

[0052]

なお、第1の実施形態と同様に、ループフィルタ30Bにおける抵抗素子32 をスイッチトキャパシタ回路で構成してもよい。

[0053]

また、容量素子31および33は、MOS容量に代えて、たとえば配線間容量などで構成してもよいことは言うまでもない。

[0054]

(第3の実施形態)

第2の実施形態において、ループフィルタ30Bの出力電圧Voutと電圧制御発振器40の発振周波数との間に十分な線形性があり、また、電圧制御発振器40の発振周波数を大きく変化させる必要のない場合には、電圧バッファ回路35に代えて、所定電圧を出力する電源を抵抗素子32に接続するようにしてもよい。以下、ループフィルタ30Bにおける電圧バッファ回路35を電源に置き換えた構成をしたループフィルタについて説明する。

[0055]

図9は、本発明の第3の実施形態に係るループフィルタの構成を示す。本実施 形態に係るループフィルタ30 Cは、第1の素子ブロックとしての容量素子31 と、第2の素子ブロックとしての、直列に接続された抵抗素子32および電源34と、第3の素子ブロックとしての容量素子33と、第1の電圧電流変換回路としてのNMOSトランジスタ36と、第2の電圧電流変換回路としてのNMOSトランジスタ37とを備えている。容量素子31の一端には第1の電圧としての 接地電位が与えられ、他端には入力端IN1およびNMOSトランジスタ36の ゲート電極が接続されている。電源34の負極には第2の電圧としての接地電位 が与えられ、正極には抵抗素子32が接続されている。容量素子33は、直列接 続された抵抗素子32および電源34に並列に接続されている。そして、抵抗素子32と容量素子33との接続箇所には入力端IN2が接続されている。なお、

容量素子31および33は、いずれもNMOSトランジスタで構成されたMOS 容量である。

[0056]

電源34の電圧Vthについては、第1の実施形態のところで既に説明したとおりであるため、ここでは説明を省略する。

[0057]

NMOSトランジスタ36は、ゲートに、容量素子31に生じた電圧V1を受け、ソース・ドレイン間に、電圧V1に応じた電流I1を流す。一方、NMOSトランジスタ37は、ゲートに、容量素子33に生じた電圧V2を受け、ソース・ドレイン間に、電圧V2に応じた電流I2を流す。そして、これら電流I1およびI2を合わせた電流Ibが、バイアス電流として電圧制御発振器40に与えられる。このように、容量素子31および33に生じた電圧を電流に変換し、その電流を合計することにより、第2の実施形態と同等の伝達特性を容易に実現することができる。

[0058]

本実施形態に係るループフィルタ30Cは、別の見方をすると、第1の実施形態に係るループフィルタ30Aにおける容量素子31からなるブロックと、抵抗素子32、電源34および容量素子33からなるブロックとを、並列に接続した構成となっている。そして、ループフィルタ30Cは、これらブロックに生じた電圧V1およびV2の合計を出力するのに代えて、電圧V1およびV2をそれぞれ電流I1およびI2の合計を出力する。

[0059]

以上、本実施形態によると、容量素子31と容量素子33とが並列に接続されるため、これらに十分に大きな電圧を印加し易くなる。したがって、容量素子31および33にMOS容量を用い易くなる。さらに、入力端IN1に与えられる電流値を絞ることによって、容量素子31をより一層小型化することができる。

[0060]

なお、第1の実施形態と同様に、ループフィルタ30Cにおける抵抗素子32 をスイッチトキャパシタ回路で構成してもよい。

[0061]

また、容量素子31および33は、MOS容量に代えて、たとえば配線間容量などで構成してもよいことは言うまでもない。

[0062]

ところで、第1から第3までの実施形態ではフィードバックシステムとしてP LLを想定しているが、本発明はこれに限定されるものではない。図1において、分周器50を省略し、電圧制御発振器40を、出力クロック生成手段としての電圧制御遅延回路に置き換えることによって、遅延ロックループ回路(以下、「DLL」と称する)を構成することができる。

[0063]

(本発明に係るフィードバックシステムの応用例)

本発明のPLLおよびDLLは、大規模な容量素子を必要とせず、回路規模を 小規模化することができ、また、MOS容量を用いることが容易になるため、特 に、次のような製品への応用が期待される。

[0064]

図10は、ICカード用のLSIとして、本発明のPLLやDLLを備えたものを用いた例である。ICカードに用いられるLSIは、実装面積に限りがあるため、より小さな回路面積で構成可能な本発明のPLLやDLLは、ICカード用として特に適している。

[0065]

図11は、本発明のPLLやDLLを、チップ・オン・チップ(COC)部品に応用した例である。チップ・オン・チップ構造において、上層の半導体集積回路の回路面積には限りがある。したがって、本発明のPLLやDLLが有効となる。

[0066]

図12は、本発明のPLLやDLLを、LSIパッド部に実装した例である。 チップ・オン・チップ構造と同様に、LSIパッド部に実装可能な回路面積には 限りがある。したがって、本発明のPLLやDLLが有効となる。

[0067]

図13は、本発明のPLLやDLLを、マイクロプロセッサにおけるクロック生成手段として実装した例である。今やマイクロプロセッサには、非常に多くのPLLやDLLが実装されている。そこで、マイクロプロセッサに本発明のPLLやDLLを用いることにより、マイクロプロセッサ全体としての回路面積を大幅に低減することが期待される。したがって、本発明のPLLやDLLをマイクロプロセッサに適用することによって得られる効果は極めて大きいものである。

[0068]

【発明の効果】

以上説明したように、本発明によると、従来と同等のフィルタ特性を保ちつつ、小型の容量素子で構成され、安定的に動作可能な低域ろ波回路を実現することができる。さらに、容量素子に十分な電圧を印加することができるため、MOS 容量を用い易くなる。

[0069]

特に、本発明に係る低域ろ波回路をPLLなどのフィードバックシステムにおけるループフィルタとして用いる場合、ループフィルタにおける容量素子を小型化できる。しかも、積極的にMOS容量を用いることができるため、フィードバックシステムを有するデジタル回路の製造プロセスにおいて、容量プロセスを設ける必要がない。これにより、フィードバックシステムの小型化および製造コストの低減といった効果を得ることができる。

【図面の簡単な説明】

図1

本発明の第1の実施形態に係るフィードバックシステムの構成図である。

【図2】

一般的な受動フィルタから本発明の第1の実施形態に係るループフィルタへの 変換過程を示す図である。

【図3】

本発明の第1の実施形態に係るループフィルタにおける電源の具体的な回路図である。

【図4】

本発明の第1の実施形態に係るループフィルタにおける抵抗素子をスイッチト キャパシタ回路で構成したときの回路図である。

【図5】

本発明の第2の実施形態に係るループフィルタの構成図である。

【図6】

本発明の第2の実施形態に係るループフィルタにおける電圧バッファ回路の具体的な回路図である。

【図7】

本発明の第2の実施形態に係るループフィルタにおける電圧バッファ回路の別の具体的な回路図である。

【図8】

図7に示したループフィルタ用のチャージポンプ回路の回路図である。

【図9】

本発明の第3の実施形態に係るループフィルタの構成図である。

【図10】

本発明のPLLやDLLをICカードに応用した例である。

【図11】

本発明のPLLやDLLをCOC部品に応用した例である。

【図12】

本発明のPLLやDLLをLSIパッド領域に実装した例である。

【図13】

本発明のPLLやDLLをマイクロプロセッサに実装した例である。

【図14】

一般的なチャージポンプ型PLLの構成図である。

【図15】

一般的なループフィルタの回路図である。


【図16】

特願2003-121647号に開示されたループフィルタの回路図である。


【符号の説明】

- 20A, 20B チャージポンプ回路
- 30A, 30B, 30C ループフィルタ (低域ろ波回路)
- 31 容量素子 (第1の容量素子、第1の素子ブロック)
- 32 抵抗素子 (第2の素子ブロック)
- 32′ スイッチトキャパシタ回路
- 33 容量素子 (第2の容量素子、第3の素子ブロック)
- 34 電源 (第2の素子ブロック)
- 35, 35A, 35B 電圧バッファ回路
- 36 NMOSトランジスタ (第1の電圧電流変換回路)
- 37 NMOSトランジスタ (第2の電圧電流変換回路)
- 40 電圧制御発振器(出力クロック生成手段)
- IN1 入力端 (第1の入力端)
- IN2 入力端(第2の入力端)


【書類名】 図面 【図1】




【図2】




【図3】




【図4】







【図5】




【図6】




【図7】



【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】





【図16】



【書類名】 要約書

【要約】

【課題】 低域ろ波回路について、従来と同等のフィルタ特性を保ちつつ、容量素子の小型化を図り、安定的に動作可能にする。さらに、容量素子としてMOS容量を用いるようにする。

【解決手段】 第1の容量素子(31)と、これに直列に接続された抵抗素子(32)および第2の容量素子(33)とからなる低域ろ波回路において、第1の容量素子(31)の一端に接続された第1の入力端(IN1)に第1の電流(Ip/10)を与えるとともに、他端に接続された第2の入力端(IN2)に第2の電流(9Ip/10)を与える。ここで、第1の容量素子(31)の容量値は、第1の電流の大きさに応じて設定する。さらに、抵抗素子(32)に直列に電源(34)を設け、第2の入力端(IN2)とグランドとの間に、必ずMOSトランジスタの閾値電圧以上の電圧が印加されるようにする。

【選択図】 図3

特願2003-185573

出願人履歴情報

識別番号

[000005821]

1. 変更年月日 [変更理由]

· 友 史 珪 田 」 住 所 1990年 8月28日

新規登録

所 大阪府門真市大字門真1006番地

氏 名 松下電器産業株式会社